електроника Форум

Правила | Новији постови | топиц | Претрага | Регистрација | Пријава

како се сузбије искључен 0.1уФ чип у на-чипу ЛДО регулатора напона


Post new topic Reply to topic ЕДАбоард.цом Форум Индекс -> Аналогни цирцуит десигн -> како се сузбије искључен 0.1уФ чип у на-чипу ЛДО регулатора напона
Аутор Порука
гирих192002



Датум регистрације: 04 Авг 2007
Поруке: 19


Post 26 Окт 2007 13:38

на чипу лдо


Сам дизајн ЛДО регулатор напона 1.5В регулисано напајање са максимална излазна струја 40мА. Али имам проблем када сам ово повезати са мојим другим ЛДО чип модула. то је регулисано давање осциллиатиг излаз са 1.5В напона левел.ухиле ја 0.1уФ повезивање кондензатора. односно искључите чип ради то је у реду. ствар је да ја не могу повезати 0.1уФ искључен цхип.беацаусе, морам да модула овог дизајна са другим дизајн модула.
мотика ћу превазићи овај проблем ..... ? свако тело знао онда молим вас јавите ми ..
Назад на врх
арыајур



Датум регистрације: 23 Окт 2004
Поруке: 689
Помогла: 73
Локација: Суннывале, САД


Post 27 Окт 2007 10:04

на чипу лдо


Потребно је да схвати начин да надокнаде свој регулатора на бољи начин. Начин да се компензује углавном ће зависити од врсте и топологије користите. Сви Аналогни МЗ дизајн књиге доста Разговор о компензацију, јер у супротном овде можете да објавите своје топологије и можемо расправљати и пробате шеме компензација.
Назад на врх
гирих192002



Датум регистрације: 04 Авг 2007
Поруке: 19


Post 27 Окт 2007 14:21

регулатора на-чипу лдо


Хвала за коментар.

Ево, ја да приложите мој фајл дизајн ЛДО. Стварно или се може сам у стању да схвате концепт ЕПР и како да надокнади коло. тако да, момци да ми помогнете у решавању ових проблема. Имам отворене петље користи око 55 дБ и близу петље добитак је око 7 дБ. Молим Вас да ми кноу.банд јаз је референтни напон 0,9 волти а напон напајања је 2.2волтс.


Жао нам је, али морате да пријавите да бисте погледали овај прилог

Назад на врх
хунг_уаи_минг@хотмаил.цом



Датум регистрације: 05 Феб 2004
Поруке: 376
Помогла: 39


Post 27 Окт 2007 14:30

пол доминантни НМОС компензацију регулационе


Можете користити ПМОС излаз. То увек захтева излаз капа за накнаду доминантан пол, тако да ваш дизајн је већ успео у свом приступу.
Требало би да користите Миллер накнаду капа да ОП-АМП пол буде доминантна, тако да је потребно мање капа за излаз или У НМОС користити као излаз за даљи извући пол излаз у излаз. Дефинитивно, ваш дизајн ће вероватно успети
Назад на врх
уатерскы



Датум регистрације: 20 Авг 2004
Поруке: 78
Помогао: 2


Post 27 Окт 2007 14:34

пмос напон регулатора дизајн


Мислим да је ваш еквивалентно коло није тачно. Други чип није 0.1уФ када се то ради, или је потребно више струје.
Назад на врх
гирих192002



Датум регистрације: 04 Авг 2007
Поруке: 19


Post 29 Окт 2007 6:58

регулатора Оп накнада


хунг_уаи_минг (на) хотмаил.цом написао:
Можете користити ПМОС излаз. То увек захтева излаз капа за накнаду доминантан пол, тако да ваш дизајн је већ успео у свом приступу.
Требало би да користите Миллер накнаду капа да ОП-АМП пол буде доминантна, тако да је потребно мање капа за излаз или У НМОС користити као излаз за даљи извући пол излаз у излаз. Дефинитивно, ваш дизајн ће вероватно успети



Здраво,
Можете ли ми рећи како да радим ствари које треба да надокнади коло. ја стварно не могу да схвате концепт Миллер надокнаду и доминантан пол. тако да, момци могу ли ми помоћи да ово урадите ..? И ам реадинг концепт млинар надокнаду ..
Назад на врх
Гоогле
АдСенсе -
Гоогле АдСенсе




Post 29 Окт 2007 6:58

Огласи




Назад на врх
кутанг



Датум регистрације: 25 Окт 2004
Поруке: 315
Помогао: 6


Post 29 Окт 2007 9:31

Како да направите свој профил повратак на 0,1


Ваш Рес нето тако ниско.
Назад на врх
хунг_уаи_минг@хотмаил.цом



Датум регистрације: 05 Феб 2004
Поруке: 376
Помогла: 39


Post 29 Окт 2007 11:54

како се сузбије искључен 0.1уФ чип у на-чипу ЛДО регулатора напона


Да будем искрен, свој дизајн је концептуални дизајн, са сувише мале вредности отпорника повратне информације (460/500), велики ДЦ Цуррент онемогућити и без пута, са великим цурења на крају. Ваше излаз ПМОС је исувише мали (У / Л = 90у/0.13у), како може у испоручи 40мА, али још увек може да прожме ваше ПМОС? Не могу да верујем
Опамп користио си Л = 0.13у, како то? Да ли ја то видим наопако?
100охм Ви сте повезани на серији са капом = 10п, како то? То ствара велики Мрешкати!
10п и да надокнади поли? Како то, премала!
У суштини, ја бих сматрала ово је потпуно погрешно дизајн и треба да осцилирају. Да ли У симулирају АМ?
Назад на врх
рајанарендер_сурам



Датум регистрације: 20 Мар 2006
Поруке: 188
Помогла: 15


Post 30 Окт 2007 6:55

како се сузбије искључен 0.1уФ чип у на-чипу ЛДО регулатора напона


гирих ..

Покушајте да користите НМОС проћи елемент у свој дизајн (излазна фаза) уместо Пмос (од пмос захтева излаз капа да буде повезан за накнаду, док доеснот НМОС) и надокнади правилно свој опамп
Назад на врх
аргхпок



Датум регистрације: 13 Мар 2007
Поруке: 38
Помогао: 1


Post 27 Нов 2007 18:07

Одг: како угушити искључен 0.1уФ чип у на-чипу ЛДО Волтаге: Регул


То је једноставно не могуће. Ја потпуно слажем са Хуанг. Ако желите да извор 40 мА струје, ваш однос би требало да буде 32000 / 1 цца. Очигледно је да нисмо имали то. Где је накнада технику? Видим само типична грешка појачало (што није типично заправо једна) коришћењем Милер капа, а затим излазни фази. Они отпорници, у зависности од тога у стању мировања тренутно желите и можете да потрошите простор на пасивну онцхип елемената, може бити у реду 100 ~ 500 кОхмс.

Ако промените елемента сматран за НМОС или НПН Дарлингтон конфигурација, ми смо више не говори о томе, али и ЛДО линеарни регулатор са великим одустајања и због тога ниске еффиенцы.

Можда би требало да читају књиге управљања напајањем и да први поглед на ИЕЕЕ базе података.

ПАЗ ПАРА КОЛУМБИЈА!
Назад на врх
Арапски верзија Бугарска верзија Каталонски верзија Чешка верзија Дански верзија Немачка верзија Грчки верзија Енглески верзија Шпански верзија Фински верзија Француска верзија Хинди верзија Хрватске верзије Индонезијски верзија Италијанска верзија Хебреу верзија Јапанска верзија Кореан верзија Литвански верзија Летонски верзија Холандски верзија Норвешки верзија Пољски верзија Португалски верзија Румунска верзија Руска верзија Словачки верзија Словеначки верзија Српска верзија Шведски верзија Тагалог верзија Украјинска верзија Вијетнамски верзија Кинески верзија
Post new topic Reply to topic ЕДАбоард.цом Форум Индекс -> Аналогни цирцуит десигн -> како се сузбије искључен 0.1уФ чип у на-чипу ЛДО регулатора напона
Страна 1 од 1

subj

text

Сва времена су ГМТ 1 сат
Сличне теме:
Референце о ЛДО без икакве накнаде ван-чип (7)
веза калема жице ван чип / на-чипу (3)
Разлика у на-чипу децап и офф-чип децап (6?)
Како користити в ПЛЛ за генерисање ван круга чип сат шестар (1?)
ЛДО регулатора напона ВС (6)
Како да урадите рад нисконапонске чип теста (2)
ЛДО регулатора напона пролазне анализа (4)
Како користити на микроконтролер-чип АДЦ-негтиве за мерење напона (7?)
Питање о ЛДО на чипу (8?)
Како на П & Р-напајање / терен прстење за мулти-напон чип (4?)


Абусе | | администратор | | Модератори | | Подржите нас | | мапа уеба
Тема РСС