ВХДЛ код за д флипфлоп

[divyak]

плз реците ми ВХДЛ код за Д флипфлоп користећи структурне моделовање .. хвала

 

[rancohen_2000]

Код: либрари ИЕЕЕ; усе ИЕЕЕ.стд_логиц_1164.алл; ентитет д_фф_срсс ис порт (Д, цлк, ресет комплет: ин стд_логиц к: оут стд_логиц); крај д_фф_срсс, архитектура д_фф_срсс од д_фф_срсс је почети процес (цлк) бегин иф цлк'евент и цлк = '1 'онда ако ресет = '1' онда к

 

[maksya]

[Куоте = дивиак] плз реците ми ВХДЛ код за Д флипфлоп користећи структурне моделовање .. хвала [/ куоте] Да ли мислите да опишете Д-окидач, као структуре нису и капије?

 

[huahudiao]

Само додатак: ранцохен_2000 је код десцибес је ДФФ са синхро сет / ресет. Неки ДФФс као 7474 имају асинц сет / ресет.

 

[rancohen_2000]

за асинцх ће бити: либрари ИЕЕЕ; усе ИЕЕЕ.стд_логиц_1164.алл, ентитетски д_фф_арас ис порт (Д, цлк, ресет комплет: ин стд_логиц к: оут стд_логиц); енд д_фф_арас, архитектура д_фф_арас од д_фф_арас је почети процес (цлк , ресет комплет) бегин иф ресет = '1 'онда к

 

[xstal]

Здраво дивиак Мислим да нисам тражио ДФФ ВХДЛ кода у понашању моделирање. Ви конкретно питао за структурно моделирање. за то можете да напишете код за НАНД капије и користе га као компонента у дизајну. можете портмап НАНД капија по свој ФФ логике колу. Ако вас не помаже то је ок, ако вам је неки проблем молим да ме обавестите. Знам да могу да се суоче неки проблем у такта на флип флоп.

 

[nand_gates]

Овде је оно што тражите ... [Цоде] либрари ИЕЕЕ; усе ИЕЕЕ.стд_логиц_1164.алл; ентитет ми_нанд ис порт ин стд_логиц; б: ин стд_логиц ц: ин стд_логиц; и: оут стд_логиц) енд ми_нанд, архитектура понашају од ми_нанд се почне - понашају и

 

[richardyue]

Онлине претрага ваше питање.

 

[rasj12]

Здраво, ово је код БЛУ Ур питам .... ентитет Нгате ис порт (б: у мало ц: оут бит); крај Нгате, архитектура понашају од Нгате се започне процес (б) почети ц

 

[Ikeuchi]

Код: ЛИБРАРИ ИЕЕЕ; усе ИЕЕЕ.стд_логиц_1164.алл; ЕНТИТИ дтри ИС ПОРТ (цлк, цлрн, прн: ИН СТД_ЛОГИЦ д: ИН СТД_ЛОГИЦ к: ОУТ СТД_ЛОГИЦ); ЕНД дтри, АРХИТЕКТУРА ЗА дтри ИС БЕГИН ПРОЦЕС (ц , цлрн, прн) БЕГИН АКО цлрн = '0 'и прн / = '0' тхен к

 

[lucbra]

3 примедбе 1. Овај пост је 5 година 2. Зашто покушаваш да поново измислимо точак, код изнад (# 7) тачан 3. ви мешање понашање и РТЛ