Добродошли на ЕДАБоард.цом! Међународни форум за електронску дискусију: ЕДА софтвер, склопови, шеме, књиге, теорија, радови, асиц, плд, 8051, ДСП, мрежа, РФ, аналогни дизајн, ПЦБ, сервисни приручници

Register Log in

Додатне јединице након синтезе

S

sheikh

Guest
Добро Деарс сам написао ВХДЛ код, а затим га синтезу. Резултат синтезе садржи јединицу која се не налази у мом путу података (у прилогу слици, између АДД / СУБ и регистар који повезан на њу.). то је ФД (32 бита Д_фф), молим вас реците ми, зашто ИСЕ производи ову јединицу након синтезе? и како могу да променим следећи код да АДД / СУБ повезивање РЕГ_4 директно? Поздрав Мостафа [аттацх = ЦОНФИГ] 80592 [/ аттацх] [ЦОДЕ] мук4: мук_2к1_32бит порт мап (инпут1 => Ц1_сиг, ИНПУТ2 => Ц3_сиг, СЕЛ => Селецт_1, ИЗЛАЗ => оут_мук4_сиг) процес (цлк) бегин иф (ц = '1 'и цлк'евент) онда ако адд_суб_0 = '0' онда оут_Адд_суб_1_сиг цлк, траса => Ц4_сиг) [/ ЦОДЕ]
 
A

ads_ee

Guest
схеикх, оут_Адд_суб_1_сиг је регистар који сте пратили ваш РЕГ32_бит пример. Ситнтхесис производе управо оно што кодирани. Ја не видим проблем. Ако не желите додатни региструјете уклони Рег_4 инстанцу и извршимо Ц4_сиг додељивања
 
Toggle Sidebar

Welcome to EDABoard.com

Sponsor

Top