D
djnik1362
Guest
Здраво Имам 8-битни магистрале података који повезују неколико бафери и бравицу да АВР мицроцонтрллер. Желим да се повеже ФПГА на аутобус тако да могу да комуницирају са ФПГА. Ја одлучите да користите 8-битни латцх да нахрани магистрале података на ФПГА као улаз и 8-битни бафер да се подаци из ФПГА и послати на магистрале података. Могао сам да користим "Иноут" структура ФПГА, али ја више волим користећи горњу структуру. Претпостављам да имају 5 софтвер блок ФПГА да су 8-битни излаз који мора да храни на аутобус. Да повежем О15-О13 адреса аутобусом до ФПГА, тако да могу да бирају 8 блок од ФПГА. Ја користим 8к1 8-битни МУКС ФПГА да је са А15-А13 сигнала и сигнала РД бирају блокови излаз за повезивање на аутобус. Ја одлучите да креирате 3 блока софтвер који има 8-битну улаза из магистрале података. Моја идеја је да се користи ДЕМУКС на ФПГА и 3 8-битни Д-ФФ за сваки блок који са "поседге" од ВР сигнала резу-до магистрале података на одговарајући Д-ФФ. Ја напишем код у Верилог и симулирају ове структуре са Ксилин ИСЕ 9.1 и то исправно. Ми је потребно ваше идеје да ако је ова конфигурација функционише у пракси. Хвала на подршци.