A
Amr El Dieb
Guest
Ја сам ради на дизајн који користи неке од језгара Десигнваре. Узео сам генерисана В листа веза. Од десигнваре и почети стављајући га у мом највишем нивоу и започети имплементација на ФПГА. Ја сам помоћу Ксилинк ИСЕ 7.1 да примене, дизајн ради фино али ја желим да повећа перформансе, па само желим да питам да ли постоји било који начин да извуче више стаза циклус у дизајну у Ксилинк ИСЕ алата док ја немам РТЛ-код? Хвала