Како симулира сметње у ПЛЛ?

[flyinspace]

Здраво, Као што смо сви познати, Фаза буке од ПЛЛ може бити симулиране у СпецтреРФ стране ПСС и Пноисе анализе. Међутим, резултат ПН само укључује природу буку транзистора и отпорника. Моји проблеми су: 1, напајање и највећи део такође изазивају буку у ПЛЛ колом, како онда да размотри њихове ефекте на цео ПН резултат? 2, Сада ПЛЛ коло је генерално у мешовитом сигнала МЗ или СПЦ, затим сметње од буке дигиталних делова такође може да допринесе ПН иако је ефекат се може смањити разумном распореду. Како можемо узети у обзир овај ефекат? 3. Да ли ови ефекти бити симулиран СпецтреРФ? Ако може, онда како да то урадите?

 

[uncle_urfi]

За подлоге буке, морате да први модел на подлогу. Постоје неке књиге о Клувер ињекције буке тхру супстрата. Емпиријски, резултати симулације ПСС су око 10дБ боље од стварних мерења осим ако сте урадили нешто превише олако са распоредом. Ово може бити минимизиран помоћу индуктора између ВДД и пмос усмериле транзистора, ЕСП. у ринг осцилатора. повезивање и основе аналогних и дигиталних кола на чипу (да, то је право да га прочитате правилно, морате да повежете основу онцхип). Поглед на приложене тезе Ли Лин из Берклија. Она је искористила 200мВ сигнала на различитим фреквенцијама у серији са тхеповер понуде за мерење сметње.