Ко може да ми кажете разлике између две ливнице за исти 0.5ум процес ЦМОС!

M

macaren

Guest
На пример, ја сам један ИП који је дизајниран на основу ТСМЦ ЦМОС 0.5ум процес, а сада желим да дизајнирате нови чип који ће бити снимљен ван на листама, тако да лутају процес јаз између њих, ко може да ми каже? само мали разлику?
 
Као што си рекао мало и видео сам мала разлика у пасивну компоненту (пиртинг од ТСМЦ Св 65нм).
 
Хвала вам, Милан, ако неће мењати ТСМЦ ЦМОС 0,5 ум на основу дизајна, само немој распоред верифицаитон (ДРЦ). и онда Тапа овај дисигн на листама свако може да процени перформансе чипа?
 
Неће бити разлике у Конгу углавном мањих правила. Много важније би било разлике у слојевима захтева тапеоут, логику операција и потока мапе: на пример, у ТСМЦ присуство одређених слојева потпуно потискује аутоматско генерисање повезаних слојева ТСМЦ обично захтева тапеоут на оба Н и П имплантата, а ИБМ-а потиче Н имплантате. .. Врло лако се врате бескорисни комад силицијума. Чак и промене ДПК или дизајн кућу за исти ливнице је довољно да се у потпуности ваш неред тапеоут.
 
Боље проверите мапирање слој пре него што настави са траком ван .. и скуп правила могу бити различити .. Није препоручљиво да иде напред са својим планом, без темељне провере.
 

Welcome to EDABoard.com

Sponsor

Back
Top