Линија за кашњење синтеза

[steven852]

Здраво, хтео сам да синтезу линија за кашњење, на пример, 2пс кашњење у стандардној библиотеци, у мом модул. После компилације, све је изгледало наћи осим што линија за кашњење није било на месту. Без грешке је пријављен. Био је збуњен сам зашто није појавио. Па сам направио још један врло једноставан модул садржи само линија за кашњење која повезује улаз и излаз. Још није било линија за кашњење, али распоред дизајн компајлер вратио упозорење каже "улаз је директно повезивање на излазу". Како да објасним и како да синтезу линија за кашњење?

 

[jackson_peng]

користе сет_мин_делаи команду за додавање ограниче на кашњења путу, јер феед-тхроугтх пут, користите сет_фик_мултипорт да додате бафер на феед-путем ..

 

[steven852]

Хвала. Ако користите сет_ * команда у ДЦ, да ли се стварају додатни хардвер, након синтезе? Такође, желим да знам зашто кашњења није појавио. Додатну помоћ је добродошла. Хвала