Питање око компаратор тајмингу

S

suquid29

Guest
Здраво, ја сам користио Ксилинк цорген 10,1 генерисати пробне за 5 битног компаратора (једноставно, излаз није регистрован) за ВиртекИИ професионалац. Колико времена ће проћи од промене улаза до резултат је важећи? Ја не могу добити га из листа са подацима. И донт потребно тачно време, али горњи лимит. Хвала!
 
Ако пажљиво прочитате извештај фајлове током ИСЕ имплементације. ћете добити потребну цомбинатионал кашњење ...
 
хвала! да ли постоји начин да се добро процену пре почетка ток? (И треба само мак време) остали делови дизајна зависи од овог поређења резултата ... хвала!
 
За мале дизајна, као што је овај да можете имати грубу процену засновану на извору користи. Међутим, у већим пројектима постоје многи други фактори који утиче на тајминг. као што су рутирање кашњења, РЈУ напор ниво изабране, Оптимизатион циљеви и разни ограничава дати алат, апарат, породица и спеедграде користи итд Чак и у различитим ЕДА алата можете добити различите кашњења тајминг.
 

Welcome to EDABoard.com

Sponsor

Back
Top