Проблем генерисати СДФ-у $ тр0

[sandusty]

Имате ГДСИИ стандардне ћелије Десигн / листа веза са ИП провајдера, желео бих да генерише СДФ-од $ тр0 (од провајдера под условом библиотеке, али не и СДФ). Међутим, алатка питао за сат дефинатионс! Знао сам да ово није нормална дизајн проток за генерисање СДФ. Али ја сам питао о алатки цонстрацтион: Зашто алатка је потребно сат дефиниције за генерисање СДФ? Све сат стабла су усмерени, све жице су фиксне (тако геометријски однос не може бити промењена), све бафер величине су познати, све фаноут број су фиксне, технологије фајл је тамо ..... Зашто алатка потребна дефиниција сат??

 

[yasonwang]

Само сат је дефинисан, исправан провери лук може да се генерише, као и подешавање / чекање проверите.

 

[sandusty]

Здраво, ИаСон: То је било место у СДФ-а су тајминг чек? Колико ја знам, СДФ само су нето / ћелији кашњење у броју времена (најбољи, типично, најгоре) није време АРЦС провере од стране СТА / алати за симулацију?

 

[flyankh]

Здраво, сандусти мислим да тешкоћа је СДФ-а се користи за СТА и другим пост симулација, то је из листа веза и библиотеку. За разлику од аналогног РЦ екстракција (они могу добити РХ паразитски облик листа веза МОСФЕТ нивоа и распореда), је то потребно време информације у библиотеци, на жалост, то је оно што нисте. Дакле, ако желите да идете на, можда то можете урадити у аналогном симулације протока, али ја не мислим да је добар начин. Срећно Поздрав флианкх

 

[cdic]

Ни на који начин можете да урадите без ограничења времена. прави начин за вас да то урадите је: 1.. РЦ екстракција. 2. хране РЦ пар у ударним, примењују одговарајуће ограничење, генерисати СДФ. без ограничења, СДФ није ништа.

 

[sandusty]

Хвала вам момци. Уз свој предлог, мислим да ћу покушати следећих метода: 1. Да ли РЦ екстракција 2. Набавите сетлоад (ако Синопккк и даље подржавају овај формат) 3. Генеришите лажне СДЦ алата и онда подесити касније, јер сам потребан прави ограничавају за СТА ионако