Проблем са сегментацију када се користи ВЦС

S

shweta_vlsi

Guest
Здраво свима, Им користећи ВЦС за моју симулацију, када сам компајлирати дизајн са ВЦС То даје сегментације грешка. Им користећи ВЦС2006 у РХЕЛ3. Ја користим команде $ вцс-дебуг филе.в
 
$ Вцс-дебуг-Ф филе.в ако филе.в је Верилог датотеку списак, морате да користите "-ф" да исприча вцс желите да га компајлирате уместо да га третирају као Верилог фајл.
 
Здраво бигрице911, тханскс за у одговору, Им покушава да састави само Верилог датотека није на листи Верилог датотека.
 
[Куоте = схвета_влси] Здраво свима, Им користећи ВЦС за моју симулацију, када сам компајлирати дизајн са ВЦС То даје сегментације грешка. Им користећи ВЦС2006 у РХЕЛ3. Ја користим команде $ вцс-дебуг филе.в [/ куоте] Слободан грешку у алат, покушајте својим касније / Најновије издање. Друго послати случај тест вцс_суппорт синопс ... То ради без дебуг-застава? Ајеетха, ХВС [урл] ввв.новелдв.цом [/ урл]
 

Welcome to EDABoard.com

Sponsor

Back
Top