Процес варијација и поузданост

K

kingslayer

Guest
Драги сви, Ја сам нови на овом форуму, па ми опростите ако је ово погрешно место за моје питање. Као студент докторских студија у Цомпутер Енгинееринг, забринута сам у поузданост анализа и оптимизација мулти-цоре архитектуре, у коњункцији са напајањем / перформанси и оптимизацију топлотне профила ... Тренутно сам на дрвени коњић са статистичке анализе животно поузданости. Ја разумем да је процес варијација је прави проблем у савременим и будућим пројектима, али оно што ја покушавам да разумем је утицај процеса варијације на поузданост метрике као што су елецтромигратион и ТДДБ и НБТИ. Фокусирајући се, питао сам се да следеће нема смисла или не: Претпостављам да нека врста просторно-дистрибуције процесне варијације је познато (нпр., недостаци се дистрибуирају као Гауссианс дуж Кс и И оси од чипа), и овај има неке утицај на поузданост чипа (од ЕМ, ТДДБ или НБТИ штанд-поинт). Дакле, требало температурни профил против времена (или потрошња густина индекс) је обезбеђен, можда ћемо анализирати поузданост век трајања чипа као функција процеса углу профила и температуре. Да ли ово звучи разумно на вас? Поред тога, како су те варијације дистрибуирају (ако постоји) дуж осе? Хвала на пажњи Срдачан поздрав Симона
 

Welcome to EDABoard.com

Sponsor

Back
Top