Употреба више пристрасности тренутни унос транзистора

V

vistapoint

Guest
Нашао сам у књизи Џон и Мартинса у пресавијени цасцоде појачало користи више пристрасности тренутни унос транзисторе него цасцоде транзистора (ИА> ИБ). Да ли је дизајн мана? Ако улазни сигнал је велики један огранак ће сисати у великим струју из цасцоде транзисторе, тако да ће они бити изван засићења?
 
То не изгледа као дизајн пропуст Да бисте добили више Гм улаз МОС треба више струје да би се постигла већа РО за цасцоде пар потребе ниже струје... У случају да улазни сигнал је велики онда шта ће се десити јесте мозгова пада напона, али у дизајну се мора водити рачуна да Вд> ВГ-Вт за дати заједнички режим / ДЦ напона како би се осигурало НМОС је у засићење. Пресавијени цасцоде троши више енергије него телескопски цасцоде али излазни напон је већи замах у пресавијени цасцоде.
 
Када улаз је велика, рецимо највећи, са једне стране улаз транзистора сами ће се Ја, док је други један ће угасити. Ово повећање интерне ревизије / 2 значи децреас ИА / 2 о цасцоде стране. Ако Иб
 
Морате да оптимизују за високе ГМ и високе А Тхерфоре Гм = 2 * ИДС / (Вовердриве). За ~ Гм * РДС. За високе РДС у цасцоде је боље имати мање струје која протиче кроз грану б. То је договор.
 
не разумем. Ако нема струје, транзистори умре. Онда нема потребе да говоримо о користи. Мислим ако Иб се исцрпљује близу 0 када улаз је 0.1В, онда кола сигурно неће функционисати ако улаз је 0.2В. Где могу да улазни транзистор добије струју из? У својој књизи Хуијсинг је он предлаже ИБ = 1.5Иа. У својој књизи Разави је он користи ИБ = Ја.
 
Поред великог режима сигнала рад, сви транзистори не би требало да понестане засићења моду. Дакле, шта сте рекли о уписивања нуле тренутни доеснт постоје ове ситуације. То је, улазни сигнал не могу бити превелика да вози неко од улазних парова у гасећи.
 
Разлог зашто је "пресавијени 'је нам је потребан велики улаз замаху. Тако да претпостављам да ће бити "велики сигнала режим".
 
Да ли ће бити могуће да Иб знаци пристрасности струја ниже шест транзистора у цасцоде фази? Онда има смисла Ја> Иб. Ако Иб је пристрасност струје горња два транзистора, а онда Иа> Иб је немогуће мислим
 

Welcome to EDABoard.com

Sponsor

Back
Top