Флип-флоп почетне вредности при покретању?

[laststep]

Здраво, Имам сумње за да ФФ покретање вредност наду добијете одговор кроз овај форум. Нека је рекао да изгради позитиван сат ивице флип-флоп са унапред јасно и контрола на нашем умрети. Ако унапред и јасан сигнал не активни на покретању и сигнал сата одрже ниским, шта би било излаз фф? Да ли би било неке вредности или '1 'или '0' или да ће бити недефинисан ("Кс")? Неко ми је рекао да је због умре карактеристика, ФФ ће имати неке почетне вредности чак и не унапред јасно и на покретању са сатом никада Тоггле раније. Да ли је то истина? Хвала.

 

[flatulent]

Због различитих параметара транзистора услед варијација у параметрима обраде преко умре, ви не знате на који начин уређај ће моћи до. То је разлог зашто многи кола имају "снаге до Ресет" коло.

 

[apallix]

Укратко, то је истина. Али нећете знати да ли ће завршити као логику '1 'или '0'. Електрично, чак и ако је у почетку почне у средњи напонски ниво (тј. у метастабилних државе), да ће бити довољно буке и параметар варијације у резу повратну информацију да се он помери ка или "ВДД" или "ГНД '

 

[arman_arian2005]

Наишао сам на овај проблем недавно превише. Намеравам да симулира три детектора држава фазе коришћења зачина. Добио сам излаз увек Кс због неважеће почетне вредности. Дакле, шта да радим да се реши овај проблем?

 

[apallix]

[Куоте] Ја намеравам да симулира три детектора држава фазе коришћења зачина. Добио сам излаз увек Кс због неважеће почетне вредности. Дакле, шта да радим да се реши овај проблем [/ куоте] Можете тврдити ресетовати ПИН флопови који користите за спровођење детектора фазе да почне у познато стање. За симулацију у зачин, можете да користите "ИЦ". Изјави за иницијализацију унутрашње чвор резу од флопова до жељеног стања.

 

[laststep]

Дакле, флип-флоп који ће на крају остати на '1 'или '0' у почетној фази. Ако покушам да моделује флип-флип, могу да поставим почетне вредности да или '0 'или '1' у овом случају? Нешто овако: почетни почети додељује К = 1б'1 иф (ресет) {к = 1'б0;} елсиф (поседге сат и сат = 1) {к = д;}

 

[apallix]

[Куоте] почетни почети додели К = 1б'1 иф (ресет) {к = 1'б0;} елсиф (поседге сат и сат = 1) {к = д} [/ куоте] Ти могао да иницијализује вашу симулације логику овог начин, али у реалном дизајна, ви би користили РЕСЕТ сигнала да изврши иницијализацију.

 

[FvM]

Многе ФПГА породице обезбеђујући дефинисани регистру стање након моћи на ресетовање. Алати су синтезу исправно напајање државе из Верилог почетне блокове или ВХДЛ-сигнала Иницијализација. Дефинитивно је рад са Алтера ФПГА и Куартус. Наравно, не може бити много разлога да ипак користе ресетовање екплиците.

 

[lordsathish]

Овај проблем може бити последица паљења. Наши извори напајања се обично Донт на Вдд тренутку укључен. Постоји ограничен време успона на њу. Такође сам наишао овај проблем док сам покушавао да се изгради Дигитални сат контра када напаја неће ићи на 0000. државе. Молим вас исправите ме ако грешим. Хвала.

 

[FvM]

Разматрање дискусије, открио сам да је то мешање неповезаним проблемима, на пример, понашање ФФ, као што су, понашање ФПГА и симулације. Ваш додајући тему различитих пораст напона напајања. - ФФ уопште, такође против, на пример као ТТЛ или ЦМОС логика уређај, обично нема снаге на ресет (ПОР). У већини случајева, то је случајно почетно стање. ПОР треба да буде дизајнирана у колу, по могућству на начин који је унсенситиве да успори и не-монотоно расте напон и таква питања. ФФ у ЦПЛД или ФПГА углавном [и] има [/ б] ПОР респецтивли дефинисан власти на државном. У симулацији, непознати држава је преузела свих регистара обично. Тако додатни Иницијализација регистара за симулацију може бити неопходно да се ради дизајн у свим, чак и за једноставне / 2 сата дивидер.

 

[laststep]

ХИ ФВМ, Хвала за ваше разматрање. Ја сам више интересовања у ЦПЛД или ФПГА уређаја. Ови уређају немају ПОР, али верујем да нису сви ФФ се ресетује након ПОР окидач. Највероватније да радимо непознат држава проверава на свим ФФ и даље ћемо наћи неки ФФ Ункнов вредност. Ако се ради "Кс" провере у свим нашим дизајна, овај ФФ ће изазвати лажне упозорење. Али ово "к" вредност је прихватљива узрок није ни раздора, нити дизајн грешка. Тако да сам само питају да ли можемо да поставимо вредност иницијализује за ове ФФ и узрока Желео бих да знају да у реалном случају су ФФ такође има неке иницијализује вредност за оне који нису добили ресетовати ПОР.