Шта је значење ове изјаве ВХДЛ?

J

juansiahaan

Guest
Шта је значење ВХДЛ линије овако: [синтаксе ВХДЛ =] ако (сигнала = '1 'и сигналк = '0') онда [/ синтакса] и шта је разлика када су вредности изнад су смењују? (Сигнал је 0 и сигналк је 1)? Видео сам неке кодове користећи ту линију, али нисам добила идеју о тој линији ... могао ми неко објасни? Хвала и поздрав, Хуан
 
Чудно питање. То значи да ако је линија сигнала = 1 и = 0 сигналк онда ће следеће линије бити погубљени.
 
Можда је део ивици детекције. са кодом испод које може да детектује ивице на 'сигнал'. ако (рисинг_едге (сат)) онда сигналк
 
[Куоте = себг; 1084785] Можда је део ивици детекције. са кодом испод које може да детектује ивице на 'сигнал'. ако (рисинг_едге (сат)) онда сигналк
 
Ово функционише само ако сте узорковања сигнала је на више од половине фреквенције вашег сата. Гледајте на то овако: да ли користите рисинг_едге или фаллинг_едге, узимате узорак стања вашег улазног сигнала и упоређујући га са стањем сигнала на претходни сат.
 
Расте / пада ивица функција за детекцију пада на ивице сигнала у ВХДЛ - нпр. откривање сата ивице. Они се не синтхесисабле осим за часовника. За откривање расте и пада ивице сигнала у синхроном окружењу, потребно је да региструјете извор сигнала (као и код сигналк) и проверите одложено и не одлагани верзију на ивици такта. Не можете да користите функцију узлазни ивице за ово, јер ове функције могу само да проверите 1 сигнал, а не два.
 

Welcome to EDABoard.com

Sponsor

Back
Top