користи порт низова у процесу блоку

  • Thread starter Richard Divakar Vemagiri
  • Start date
R

Richard Divakar Vemagiri

Guest
Здраво, плз да ми помогне са овим .. [Фонт = "Цомиц Санс МС"] ентитет ФФТ је порт (улаз: у низу (0 до 7) на интегер); краја ФФТ, [/ фонт] Грешка - код "низ": очекује ниска или идентификатор или
 
треба да прогласи тип. по могућству у оквиру пакета. нпр: тип ми_инпут_типе је низ (природни распон) на цео број; ако је то у пакету, онда можете да укључите пакет у сваки фајл који инстанцира или дефинише ФФТ.
 
Здраво разменити, жао за добијање натраг касно. али хвала ти за одговор Ур. У ствари, био сам није јасно како у хтео да радим те ствари пакет. Може у само ми реци како да напишете блок пакета, и где треба да га поставите у текст едитору? Жао нам је, али ја сам нови у ВХДЛ и ИМ "труде да науче ... Захваљујући вама, Ричард [куоте = разменити; 858784]. Треба да прогласи тип. по могућству у оквиру пакета. нпр: тип ми_инпут_типе је низ (природни распон) на цео број; ако је то у пакету, онда можете да укључите пакет у сваки фајл који инстанцира или дефинише ФФТ [/ куоте].
 
[Куоте = Ричард Дивакар Вемагири; 861706] ... Жао нам је, али ја сам нови у ВХДЛ и ИМ "труде да науче ...[/ КУОТЕ] АСИЦ-свет као прилично добар [УРЛ = хттп://ввв.асиц-ворлд.цом/вхдл/индек.хтмл] ВХДЛ Туториали [/ УРЛ]. Надам се да помаже на путу!
 
[Фонт = "Мицрософт Санс Сериф"] пакет ПЦК типа ми_инпут_типе је низ (0 до 7) на цео број; краја ПЦК, паковање тела ПЦК је крај ПЦК, либрари ИЕЕЕ; коришћење ИЕЕЕ.СТД_ЛОГИЦ_1164.АЛЛ; употребу ИЕЕЕ.СТД_ЛОГИЦ_АРИТХ.АЛЛ ; коришћење иеее.стд_логиц_тектио.алл, користите ворк.пцк.алл, ентитет ФФТ је порт (улаз: ИНОУТ ми_инпут_типе, О1: ван ми_инпут_типе); краја ФФТ, архитектура ффт_арцх ФФТ је започети процес (улаз) променљива ј Н1, температура : Интегер; променљива и: интегер бегин ј: = 0, јер сам на 0 до 7 петљи Н1: = 4, док је (ј> = Н1) петљи ј: = ј - н1 н1: = н1 = 2; петље краја ј: = ј + Н1 иф (и <ј), онда Темп: = улаз (И), улаз (И)
 
Да ли сте покренули симулацију за било који временски период? Коју врсту симулације сте ви користите? РТЛ или Пост синтезу [цолор = "сребро"] [сизе = 1 ]---------- Пост додат у 10:34 ---------- Претходни пост је био у 10:33 ----------[/ сизе] [/ цолор] У ствари - гледајући кода - шта излаз не добијате? ИМ погађање имаш грешке, јер не можете да користите као цео број ИНОУТ лука, јер није решен.
 
Здраво ТрицкиДицки, нисам добио било какве грешке. Да компајлирам код, а она каже да је компилација био успешан. Ја користим "МоделСим ЈП Студентски издање 10,0" за симулирање. Дакле, након компилације, кликните на дугме и на "Старт" Симулација "и све функционише. Сада сам Вен снагу вредности у низ 'инпут' и кликните на "Рун", очекујем "О1 'низ излаз да има неке вредности, Цоз то је последња линија кода у мом каже" О1
 
симулација је вероватно ради, и трајаће све док га не заустави, осим ако га покренете на одређени временски период. У ВХДЛ, резолуција функција омогућава сигнал да се покреће из два извора. Најбољи пример у ВХДЛ је СТД_ЛОГИЦ, као што је решен. Ако то урадите у вашем коду: СЛВ
 
[Куоте = ТрицкиДицки; 862123] симулација је вероватно ради, и трајаће све док га не заустави, осим ако га покренете на одређени временски период. У ВХДЛ, резолуција функција омогућава сигнал да се покреће из два извора. Најбољи пример у ВХДЛ је СТД_ЛОГИЦ, као што је решен. Ако то урадите у вашем коду: СЛВ
 
Први корак би био да се заборави ВХДЛ и научити основе дигиталне електронике. Када имате боље пријањање на овом, можете користити ВХДЛ-да опише круг.
 
У ствари, ово је један од пројеката који мој морам да се заврши у року од 2-3 недеље. Не знам да ли могу да проведу време учења ВХДЛ-прво, а затим покушајте да га спроводи!
 
Онда можда мало заглавила. Зато што ваш код треба поново писања.
 
Звучи као мало реалном свету примене уметности ренеготиатинг рокова може бити у реду. ;)
 
Здраво, Волео бих да знам шта вредности 'ја' се у овом Кодексу: функција ЦОНВ_ИНТЕГЕР (к: интегер) врати цео број је почети, јер ја у Кс'ранге петљи --- Размислите вредност прелази на "Кс" је типа интегер (0 до 2), Хвала.
 
сматрају да је то јер сам на 0 до 2 петље ако је Кс је СТД_ЛОГИЦ_ВЕЦТОР 7 доунто 0, петље постаје: јер сам у 7 доунто 0 петље
 
ТрицкиДицки Здраво, Хвала за поруку. Али, мислим да Кс'ранге не раде, као начин на који је рекао да ће бити. Дајем "Кс" СТД_ЛОГИЦ_ВЕЦТОР (0 до 2) и кажу Кс'ранге за 'ја' петље променљиве, доеснт рад. Али, уместо тога, ако сам ставио "Јер ја у 0 до 2 петље", ради. Да ли су било које библиотеке или урадите било шта друго да Кс'ранге рад?
 
"опсег атрибут ради на било ком низу. Да ли имате креирање цонв_интегер функцију? Ова функција већ постоји у стд_логиц_унсигнед / потписали библиотеку. Молимо вас пост код где ви кажете Кс'ранге не ради, јер Им погађање сте урадили нешто погрешно.
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top