напредни тајминг ограничења

G

GiuseppeLaPiana

Guest
Здраво свима, Имам неких проблема са ДДР време ограничења. До сада сам: цреате_цлоцк-име вирт_цлоцк период 6 цреате_цлоцк И_ДКС_90 период 6 цреате_цлоцк И_СИС_ЦЛОЦК период 6 сет_инпут_делаи .7-мак-сат [гет_цлоцк вирт_цлоцк]-адд_делаи сет_инпут_делаи .7-мак-сат [гет_цлоцк вирт_цлоцк]-цлоцк_фалл-адд_делаи сет_цлоцк_латенци 1.5 И_ДКС_90 И_ДКС_90 је снимање строб преноси са ДРАМ модула, он сатови расте и пада ивицу папуче вирт_цлоцк представља ивицу усклађена сат са подацима. .7 Нс кашњење је максимално кашњење података може да има од ивице виртуелне сата. Проблем је што расте ивица подаци буду покренута на ивици пада вирт сат, и прихватило дојку у успону на ивици 90 степени померен сат, пада ивице података је лансиран на успону ивици виртуелне сат и заробљен пада ивици од 90 степени померена сат. Требало би да буде расте ивица подаци покренула расте ивица вирт_цлоцк и заробљен успону ивици 90 сат. Обрнуто пада ивице. Неко има идеју да средим ово?
 

Welcome to EDABoard.com

Sponsor

Back
Top