R
richardhit
Guest
Здраво свима, Ја сам пројектовање 10-битни АДЦ са пипелинед на чипу узорак и држите појачало које ради на 40МХз са напајањем од 3В. Ја не ковн однос између ИНЛ и излаз остатак свакој фази. На пример, када сам симулира пипелинед АДЦ, која је диференцијални улаз. Позитивни улаз је 2В, а негативан је 1В, док је "цоммон моде напона 1.5В. Резолуција сваке фазе је 2.5бит. Преузео захтев ИНЛ је +-0.3ЛСБ, како излаз остатак свакој фази испуњавају услов ИНЛ? Молимо Вас да опрости моје незнање. Хвала. Срдачан поздрав.