проналажење цртитицал путању у синтетизовани Верилог кода

S

sudheerprasad

Guest
Здраво, желим да знају првих десет (могу да се разликују) критичне путеве у мој дизајн, може да се уради док радиш синтезе у дизајну визије или да узмем синтетизоване Верилог датотеку и користити било који други алат Синопсис
 
Да, можете да пронађете критичне путеве користећи Дизајн Визија. Проверите своје упутство за репорт_тиминг. репорт_тиминг-МАКС_ПАТХ 10 ће извештај 10 најгоре путеве по тајминг групе.
 
требало би да синтетише кола, а затим пронађите најдужи пут у зависности од зазора ... испуњени или нег .. и долазак времена разл ФФ ...
 
можете користити компајлер дизајн (ДЦ), или централни (ПТ) у синтези писма, пишу ДДЦ листа веза формату (тако да се ограничења уграђена у датотеке ДДЦ) Када завршите са синтезом и генерисани фајл ДДЦ, прочитајте га у ДЦ или било ПТ. онда репорт_тиминг-нворст 10-мак_патхс 10. ово ће дати 10 најбољих критичне путеве (са највећим негативним Слацк, или са најмањим позитивним зазора Ако прође време)
 
можемо финдоут стазе има максимално позитивно зазора, односно најмање кашњења
 
Можете да експериментишете са-слацк_греатер_тхан опцијом репорт_тиминг
 

Welcome to EDABoard.com

Sponsor

Back
Top