фиксирање фреквенција у пост синтеза симулацију

[nikhilindia85]

Здраво гуиз.и су дизајнирали 32-битни МИПС процессор.и су синтетизовани мој дизајн у ритам РТЛ цомпилер.и дефинисали сат периоду 15000пицосец у синтхесис.и добио критички кашњење 9000пс и Слацк 6000пс.со са критичних кашњења моје мак фреквенција је атлеаст 100Мхз.бут мој дизајн не ради на 100мхз.соме излазни сигнал нису у стању да произведе оупутс на 100мхз.десигн је само ради на 10мхз.вхи то се дешава и како можемо да побољшамо ц Фрек

 

[sumit_techkgp]

Не постоји начин у може побољшати. Молимо проверите да ли су ограничења примењују правилно или не. Ипак, ако у се такве проблеме, мислим да у је потребно да гасовод Датапатх. Такође проверите вхетер луке су регистровани или не, ово је веома важно јер у покушавају да синтетишу у нешто веће брзине!

 

[nikhilindia85]

како да гасовод Тха критичне патх.ацтуалли знам концепт пиупелине, али ја донт знати како да се пријаве ит.плз свако може обрађивати.