Шта Максимална вредност транзиција треба да буде постављен у .18/.13 процесу?

Z

zyphor

Guest
Здраво Које вредности треба да треба да подесите на мак_транситион у .18 или .13 процесу процеса: (
 
Здраво, Мислим да мак_транситион подешена у зависности од подешавања вашег система, а не ваш ум.
 
желите да га објасним јасно? Мислим да је дизајн правило и мора се поштовати владају Тсмс-а, свакако морам узети у обзир брзину системског часовника.
 
Здраво, шта хоћу да кажем је време транзиције на улазу се зависе од вашег система, али не зависи од дизајна правило. И мислим да ако у имати добар либ, на пример Артисан библиотеци, наћи ћете неке транзиције правило дизајна већ постоји у Ур либерализације. Дакле, у донт морати да редефинише. А ако брига о Ур резултат синтезе није у складу са резултатом П & Р на мак_транстион, у покушају да физички компајлер.
 
За нелинеаран модел библиотеке кашњење, излазна транзиција је функција улазне транзиције и свој излаз оптерећења. Дакле, ако можете да дефинишете своје време транзиције улазни и излазни учитате ваш дизајн вожње, онда нема потребе да цханге_макимум транзиције која је већ дефибед у вашој библиотеци произвођача (ТСМЦ или ....).
 
Али за унутрашњу логику, макс транзиција проблем и даље постоји. Шта је с унутрашње макс транзиција зависи? Мислим да је процес у вези питање.
 
Здраво, зипхор ваш Р тачна. Максимална транзиција је интерни зависи Ур технологије. али то је већ постављен у Ур либ стране продавца. па у да га оставе на миру. баш брига за унос транзиције. то је у реду.
 
Узми Самсунг правило као на пример: 0.18ум процес, макс прелаз је постављен на 1.2нс
 
Ако је статичка пут сигнала. Она се може игнорисати. Када се у неком ексист критички путу. То може створити нежељене буке транзиције. Када ЦМОС логика раде у својој трансистион, то не изгледа као логичког кола више. То ће деловати као појачало аналогни зависи од бућкуриш од функција преноса. Дакле, када ваша снага или улазни сигнал добити малу Свитцхинг (нпр. 100мВ.), Она ће појачати ову буку у извесној скали (нпр. 100мВ * 10 = 1В.). Тако би ваш квар логику. Тако да је боље да ваша ограничења мак_трансистион да горња граница. Правило је још кратко време у овом нестабилном региону (транзиција или појачало режим), више поуздан за ваш логички круг.
 
мак_транситион дефинише максималну време логике-0-то-логиц-1, као и логике-1-на-логика-0. иако краћи више поуздан, краће време транзиције такође значи већу површину. тако да дизајнер мора да зна свој систем и траде-офф.
 
Време Дигитални склоп је сувише НОИСЕСОМЕ
 
1. погледати у библиотеци, што је број за њега? Већина библиотека користи Пронаћи стола данас, тако да не прелази сто. 2. покрените алатку сигнала интеграције, дуго времена имати мак_транситион СИ питања. Као по правилу, не прелази 1.8нс у 0,18 и 1,3 нс у 0.13. :)
 
погледајте стандардне ћелије либ да се користи. пуно поздрава. [Куоте = зипхор] Здраво Које вредности треба да би требало поставити на мак_транситион у .18 или .13 процес процеса: ([/ куоте]
 
мак_транситион је један од ДРЦ правилу и одлучује библиотеци!
 
You must log in or register to reply here.

Welcome to EDABoard.com

Sponsor

Back
Top